Si5350/51时钟发生器采用Silicon Labs专利的MultiSynth技术，可比目前市场上所有的3-PLL或4-PLL时钟发生器提供更优异的频率弹性、更低的抖动、更少的功耗和更小的电路板面积。不同于传统的时钟发生器需使用独立的PLL去合成每一个非整数(non-integer)相关的输出频率，Si5350/51可依据其8路输出时钟中的每一个频率合成特定的频率，通过将频率合成功能集成至时钟IC上的输出分频器而非PLL中，Si5350/51可提供等同于8个PLL所能达到的频率合成能力，同时还能大幅降低板卡面积和功耗。

　　Si5350/51可产生所有系统时钟(音频、视频、接口和系统单芯片)，并以0 ppm误差任意合成8个特定的、非整数倍关系的高达133 MHz的频率。Si5350/51可支持石英振荡器输入，产生异步频率;同时支持同步的时钟输入或者模拟控制电压信号输入，产生同步频率，使得多板级(board-level)时钟域的时钟由单一设备产生。

Silicon Laboratories (芯科实验室有限公司, Nasdaq: SLAB) 日前发表业界最具频率弹性可在线编程的CMOS时钟发生器。新推出的8路时钟发生器Si5350/51内置压控石英晶体振荡器(VCXO)，能以单一时钟IC取代传统的多器件锁相环(PLL)解决方案，与其他时钟产品相比，Si5350/51可提供两倍的频率弹性，且可分别降低70%的抖动和30%的功耗。Si5350/51时钟发生器针对成本敏感的消费性电子产品提供最佳化方案，例如数字录像机(DVR)、高清电视(HDTV)、机顶盒和游戏机系统，以及打印机、投影仪、视频会议设备、刀片式服务器(Blade Server)、单板计算机、磁盘阵列(RAID)系统、超微型基站(Femtocell)及电信客户端设备等。
　　Si5350/51时钟发生器采用Silicon Labs专利的MultiSynth技术，可比目前市场上所有的3-PLL或4-PLL时钟发生器提供更优异的频率弹性、更低的抖动、更少的功耗和更小的电路板面积。不同于传统的时钟发生器需使用独立的PLL去合成每一个非整数(non-integer)相关的输出频率，Si5350/51可依据其8路输出时钟中的每一个频率合成特定的频率，通过将频率合成功能集成至时钟IC上的输出分频器而非PLL中，Si5350/51可提供等同于8个PLL所能达到的频率合成能力，同时还能大幅降低板卡面积和功耗。
　　Si5350/51可产生所有系统时钟(音频、视频、接口和系统单芯片)，并以0 ppm误差任意合成8个特定的、非整数倍关系的高达133 MHz的频率。Si5350/51可支持石英振荡器输入，产生异步频率;同时支持同步的时钟输入或者模拟控制电压信号输入，产生同步频率，使得多板级(board-level)时钟域的时钟由单一设备产生。
　　

　　Silicon Labs定时产品事业部总经理Mike Petrowski表示：“Silicon Labs创新的时钟技术，使客户得以降低高端企业和通信应用中的时间和成本，消除了供应链方面的困扰，并具备极佳的设计弹性。Silicon Labs新推出的Si5350/51采用其优异的时钟技术，非常适用于对成本敏感的消费性电子应用，可在不牺牲性能的情况下大幅降低系统成本、功耗并能满足空间需求。”
　　Si5350/51时钟器件可简化系统级设计，并可提供多达6路输出可进行无 毛刺信号的两种频率转换，进而简化音频和视频应用中的频率合成。能搜网www.neng.so而这种频移技术通常需要某种频率组合以支持多种格式及显示标准，而它也能让处理器的超频更为简易，且可提升嵌入式应用中CPU的性能，并通过动态降低输出时钟频率，以节省板卡的电力。
　　通过Silicon Labs在线ClockBuilder开发工具，Si5350时钟发生器可提供定制化可编程管脚。ClockBuilder配置工具针对特定应用提供完整的时钟方案，使设计者无需再重新编程软硬件设计。不同于传统时钟IC，Si5350/51不需要改变金属掩模以定制化时钟频率，因此定制的交货期得以从6周减少到2周内。能搜网www.neng.so  Silicon Labs也提供现场编程工具，使设计者可快速建构Si5350和Si5351所需的时钟设计。
(本文转自电子工程世界：